تنفيذ نموذج أولي لمعالج 32-bit مع محاكاة عملية وتوثيق مختصر باستخدام Verilog HDL
تفاصيل المشروع
عنوان المشروع: تطوير ومحاكاة معالج 32-bit باستخدام Verilog HDL
أبحث عن مستقل لديه خبرة في Verilog HDL وتصميم الأنظمة الرقمية، لتنفيذ نموذج أولي لمعالج 32-bit مع محاكاة عملية وتوثيق مختصر.
المتطلبات الأساسية:
* تصميم معالج بسيط مبني على مجموعة محددة من تعليمات RISC-V.
* تنفيذ المكونات الأساسية: ALU، Register File، Instruction Decoder، وControl Unit.
* تنفيذ معالج Single-Cycle قابل للتشغيل والمحاكاة.
* إعداد ذاكرة تعليمات وذاكرة بيانات.
* اختبار مجموعة من التعليمات والبرامج التجريبية.
* توفير Testbenches للتحقق من النتائج.
* تقديم ملفات المصدر كاملة مع شرح مختصر لطريقة التشغيل والمحاكاة.
* توفير نتائج الاختبارات ورسائل PASS/FAIL.
الأدوات المقترحة:
Verilog HDL، وIcarus Verilog أو Verilator، وGTKWave.
آلية التنفيذ:
يفضل تنفيذ العمل على مراحل قصيرة، مع اختبار كل مكون قبل دمجه في التصميم النهائي.
التسليم النهائي:
* ملفات Verilog منظمة.
* ملفات الاختبار والمحاكاة.
* برنامج تجريبي مع النتائج المتوقعة.
* تعليمات واضحة لتشغيل المشروع.
* توثيق مختصر للتصميم وآلية عمله.
يرجى تقديم عرض يتضمن مدة التنفيذ، والخبرة السابقة في مشاريع مشابهة، والتكلفة الإجمالية.
يمكن مناقشة إضافة الـ Pipeline والـ Cache وبقية المكونات المتقدمة في مرحلة لاحقة مستقلة حسب الميزانية المتاحة.
صاحب المشروع
عبود ا.
| تاريخ التسجيل | |
| معدل التوظيف | |
| المشاريع المفتوحة | 2 |
| مشاريع قيد التنفيذ | 2 |
| التواصلات الجارية | 21 |
العروض المقدمة
خليل غ.
السلام عليكم، النجاح في تصميم معالجات RISC-V بلغة Verilog لا يتوقف عند مجرد كتابة الـ Datapath، بل في اعتماد منهجية الفحص التصاعدي (Bottom-Up Verification) باخت...
عبدالله ا.
السلام عليكم أنا محاضر Computer Architecture ولدي خبرة في تصميم الأنظمة الرقمية باستخدام Verilog HDL، بالإضافة إلى تقديم شروحات تعليمية للغة Verilog عبر قناتي ع...
Mohammad Y.
السلام عليكم ورحمة الله قرأت تفاصيل مشروعك بعناية، والمطلوب واضح: معالج 32-bit بسيط Single-Cycle مبني على مجموعة محددة من تعليمات RISC-V، بلغة Verilog HDL، مع م...
بيتر ا.
السلام عليكم، أستطيع مساعدتك في مراجعة واختبار وتوثيق النموذج الأولي لمعالج 32-bit باستخدام Verilog HDL. سبق لي العمل على مشروع Single-Cycle RISC-V 32-bit Proce...