CPU Instruction Cycle & Data Workflow Simulator
تفاصيل العمل
الوصف باللغة العربية
تُمثّل هذه الأداة محاكيًا تفاعليًا لبنية الحاسوب يهدف إلى تجسيد "دورة تنفيذ التعليمة" (Instruction Cycle) داخل المعالج وفق معمارية فون نومان (Von Neumann Architecture). يسعى التطبيق إلى تحويل المفاهيم النظريّة لسير العمليات داخل الحاسوب إلى تمثيل بصري ديناميكي، مما يساعد مهندسي الحاسوب والأنظمة المدمجة على استيعاب آلية تدفق البيانات وإشارات التحكم بين وحدة المعالجة المركزية (CPU) والذاكرة الرئيسية (RAM) وأجهزة الإدخال والإخراج أثناء تشغيل البرامج.
تم بناء التطبيق باستخدام تقنيات الويب الحديثة (HTML5, Tailwind CSS, JavaScript)، حيث يعتمد على تصميم رصين يستعرض المكونات الصلبة الرئيسية، بما في ذلك وحدة التحكم (CU)، وحدة الحساب والمنطق (ALU)، والسجلات الأساسية مثل عداد البرنامج ($PC$)، سجل عنوان الذاكرة ($MAR$)، سجل بيانات الذاكرة ($MDR$)، سجل التعليمة ($IR$)، والمراكم ($ACC$). كما يتميز المحاكي بنواقل بيانات متحركة تفاعلية (Address, Data, Control Buses) تُجسّد مسار الإشارات الرقمية بشكل حي ومباشر عند كل مرحلة من مراحل الدورة الأربع: الجلب (Fetch)، فك التشفير (Decode)، التنفيذ (Execute)، وحفظ النتيجة (Write-Back).
يوفر المحاكي تجربة تفاعلية متكاملة تتيح للمستخدم إما التشغيل التلقائي للدورة مع إمكانية التحكم بالسرعة، أو التنفيذ اليدوي خطوة بخطوة (Step-by-Step) لمراقبة وتحديد تغير حالة المسجلات بدقة عند كل نغمة ساعة (Clock Tick). يضم التطبيق واجهة ثنائية اللغة (عربي/إنجليزي) وسجل تتبع حي (Live Execution Log) يقدم تحليلاً هندسيًا مفصلاً للعمليات البرمجية والهيكلية، مما يجعله أداة تعليمية وتوثيقية مثالية للمختبرات والشروح الأكاديمية في هندسة الحاسوب.
Description in English
This interactive web application serves as a visual simulator for the computer Instruction Cycle (Fetch-Decode-Execute-Writeback) based on the classic Von Neumann CPU architecture. Designed to bridge the gap between theoretical computer organization concepts and practical low-level execution, the simulator visualizes how a processor interacts with primary memory (RAM) and internal registers to process instructions sequentially in real time.
Engineered with modern web standards (HTML5, Tailwind CSS, and vanilla JavaScript), the application features a graphical breakdown of essential hardware components, including the Control Unit (CU), Arithmetic Logic Unit (ALU), and core registers such as the Program Counter ($PC$), Memory Address Register ($MAR$), Memory Data Register ($MDR$), Instruction Register ($IR$), and Accumulator ($ACC$). Dynamic, animated data paths highlight signal movement across the Address, Data, and Control buses throughout each phase of execution.
The simulator offers rich interactive controls, allowing users to toggle between continuous auto-playback with adjustable speeds and precise step-by-step manual execution. With full bilingual support (Arabic and English), real-time opcode/operand decoding panels, and detailed execution logs, this tool provides an analytical platform for computer engineering students and professionals to study CPU workflows and low-level data paths.