Multiplication Algorithim

الوصف باللغة العربية

تُمثّل هذه الأداة محاكيًا تفاعليًا لبنية الحاسوب يهدف إلى تجسيد خوارزمية الضرب الثنائي بطريقة "الإزاحة والإضافة" (Shift-and-Add Binary Multiplication Algorithm)، وهي إحدى الخوارزميات الأساسية المعتمدة في وحدة الحساب والمنطق (ALU) داخل المعالجات الرقمية. يتيح التطبيق تحويل المفاهيم النظرية المجردة لمعالجة الأعداد الثنائية إلى تمثيل بصري تفاعلي، مما يساعد مهندسي الحاسوب والأنظمة المدمجة على فهم كيفية تفاعل السجلات الرقمية ودوائر الجمع والإزاحة على مستوى العتاد الصلب (Hardware Level) أثناء تنفيذ العمليات الحسابية.

تم بناء التطبيق باستخدام تقنيات الويب الحديثة (HTML5, Tailwind CSS, JavaScript)، حيث يعتمد على تصميم رصين يستعرض المسجلات الرئيسية بدقة 4-بت: مسجل المضروب ($M$)، المراكم ($A$)، المضروب فيه ($Q$)، إضافة إلى بت الحمل ($C$) وعداد الخطوات (Sequence Counter). يوفر المحاكي نمطين للتنفيذ: التشغيل التلقائي مع ضبط السرعة، أو التنفيذ خطوة بخطوة (Step-by-Step) لربط كل مرحلة زمنيًا بتغير قيم السجلات، مع تمييز بت الاختبار ($Q_0$) تلقائيًا لتوضيح اتخاذ قرار الإضافة من عدمه بناءً على حالته المنطقية.

يحتوي المحاكي على سجل تتبع تفصيلي (Trace Log) يُسجّل حالة جميع المسجلات والعمليات المنفذة في كل دورة ساعة (Clock Cycle)، مع تقديم شروحات تحليلية باللغتين العربية والإنجليزية لتوضيح المسار البرمجي والهندسي للخوارزمية. كما يتيح التطبيق خيار تصدير بيانات التتبع بصيغة CSV لدراستها أو استخدامها في التقارير الأكاديمية والمختبرية، مما يجعله أداة تعليمية متكاملة تدمج بين العرض التفاعلي وإمكانية التوثيق الهندسي الدقيق.

---

Description in English

This web-based simulator models the Shift-and-Add Binary Multiplication Algorithm, a fundamental hardware architecture technique implemented within Arithmetic Logic Units (ALUs) to perform integer multiplication. Designed specifically for computer and embedded systems engineering applications, the tool transforms abstract binary arithmetic concepts into a real-time, dynamic visualization of low-level hardware operations, demonstrating how registers, adders, and shift units collaborate during computation cycles.

Engineered using HTML5, Tailwind CSS, and vanilla JavaScript, the application provides an intuitive interface representing core 4-bit hardware registers: the Multiplicand ($M$), Accumulator ($A$), Multiplier ($Q$), Carry bit ($C$), and Sequence Counter. Users can execute multiplications via automated playback with variable speed controls or step-by-step manual progression, allowing clear observation of how the least significant bit ($Q_0$) dictates conditional addition prior to combined right-shift operations.

Featuring full bilingual support (Arabic and English) with smooth RTL/LTR layout transitions, the simulator logs every clock cycle in a detailed trace table accompanied by technical explanations for each hardware step. Furthermore, it incorporates a CSV export feature that allows students and engineers to save runtime execution logs for post-analysis, lab documentation, and academic project reports.