FullAdder similar

هذا المشروع هو عبارة عن نظام محاكاة دقيق للدوائر المنطقية الرقمية على مستوى الترانزستور، حيث يركز بشكل أساسي على محاكاة "الجامع الكامل" (Full Adder). يمثل هذا النظام النواة الأساسية لوحدة الحساب والمنطق (ALU) داخل أي معالج، حيث يقوم بمعالجة العمليات الحسابية الثنائية المعقدة برمجياً.

المميزات التقنية العميقة

محاكاة الترانزستورات (Low-Level Simulation): يعتمد النظام على محاكاة حقيقية لسلوك ترانزستورات من نوع PMOS و NMOS، مما يسمح ببناء البوابات المنطقية الأساسية (AND, OR, NOT) من الصفر برمجياً.

خوارزمية الجمع الكامل (Full Add Logic): تم تنفيذ منطق الجمع الثلاثي (جمع خانتين مع خانة الحمل Carry-in) بدقة عالية، مع استخراج النتيجة (Sum) وخانة الحمل الجديدة (Carry-out).

معالجة البيانات الثنائية (Binary Data Processing): القدرة على التعامل مع سلاسل البتات (Bits) وتحويل النصوص الثنائية إلى عمليات منطقية برمجية، كما يظهر في فئة ROM و CPU.

الأداء والدقة

التوقيت والسرعة (Nanotime Precision): يستخدم النظام تقنية System.nanoTime() لقياس زمن تنفيذ الدورة الواحدة، مما يسمح بحساب سرعة المعالجة الحقيقية بالهرتز (Hz) وضمان استقرار المحاكاة.

إدارة الخيوط (Multithreading): يعتمد المحاكي على الـ Threads بترددات عالية لضمان تنفيذ العمليات بشكل متزامن، مع إعطاء الأولوية القصوى للمحاكاة باستخدام Thread.MAX_PRIORITY.

المعمارية البرمجية

التشفير والأمان (Internal Encryption): يتضمن المشروع محركاً داخلياً لتشفير البيانات (XOR encryption) لحماية ملفات التوصيل والمنطق البرمجي.

واجهة Schematic الرسومية: يشتمل النظام على واجهة رسومية (Grid System) تعرض مخططات التوصيل الشبكي والمنطقي، مما يساعد المهندسين على تتبع مسار الإشارة الكهربائية الافتراضية