Bus Registration System using a 3-State Buffer (Computer Architecture)

**Bus Registration System using a 3-State Buffer**

يهدف هذا المشروع إلى تصميم نظام نقل بيانات بين مجموعة من المسجلات عبر **ناقل مشترك (Bus)** باستخدام **3-State Buffer** لضمان انتقال البيانات بشكل آمن دون حدوث تعارض. يعتمد النظام على فكرة أن الـ 3-State Buffer يعمل بثلاث حالات (0، 1، و High-Impedance)، مما يسمح لمسجل واحد فقط بالتحكم في الناقل في كل لحظة ويمنع حدوث تصادم في الإشارات.

يوضح المشروع مفاهيم أساسية في **معمارية الحاسوب** والتصميم المنطقي الرقمي مثل اختيار المسجلات، التحكم في نقل البيانات، وتنظيم الاتصال الداخلي بين مكونات المعالج.