تنفيذ شريحة DSP48A1 على FPGA من نوع Spartan-6

قمت بتصميم وتنفيذ شريحة DSP48A1 كاملة على مستوى RTL باستخدام Verilog، مع تضمين جميع المكونات الداخلية، وتشمل:

سجلات Pipeline

وحدات Multiplexers للمدخلات

وحدة Pre-Adder

وحدة الضرب (Multiplier)

وحدة ALU

منطق Carry

سجلات المخرجات

كما قمت بتطوير Testbench ذاتي التحقق (Self-Checking Testbench) لاختبار المسارات المختلفة للعمليات الحسابية وضمان صحة النتائج تلقائيًا.

تم التحقق من التصميم من خلال:

المحاكاة (Simulation)

التركيب المنطقي (Synthesis)

تحليل التوقيت (Timing Analysis)

النتيجة: تصميم قابل للتصنيع بكفاءة عالية من حيث الأداء واستهلاك الموارد.