Mano Basic computer Implementation using VHDL

عنوان المشروع:

تصميم ومحاكاة معالج دقيق متكامل (Mano Basic Computer) باستخدام VHDL

وصف المشروع:

قمت بتصميم وتنفيذ محاكاة كاملة لمعمارية الحاسوب الأساسي "Mano Basic Computer" باستخدام لغة وصف العتاد VHDL. يهدف المشروع إلى بناء وحدة معالجة مركزية (CPU) قادرة على تنفيذ العمليات الحسابية والمنطقية والتحكم في الذاكرة، مما يعكس فهماً عميقاً لمعمارية الحاسب (Computer Architecture) والتصميم المنطقي.

التفاصيل التقنية ومكونات النظام:

المشروع عبارة عن نظام متكامل يتكون من الوحدات الرئيسية التالية التي تم ربطها معاً:

المعالج الدقيق (Microprocessor Unit):

تم تصميم وحدة المعالجة المركزية لتنفيذ دورة التعليمات كاملة (Fetch, Decode, Execute).

يحتوي على جميع المسجلات الأساسية: (Program Counter (PC), Accumulator (AC), Instruction Register (IR), Address Register (AR), Data Register (DR)).

يدعم تنفيذ 25 عملية مختلفة تشمل العمليات الحسابية، المنطقية، ونقل البيانات.

وحدة التحكم في الناقل (EBSCU - Electronic Bus Switch Control Unit):

وحدة مخصصة تعمل كـ Multiplexer لتنظيم الوصول للذاكرة (RAM).

تتيح وضعين للتشغيل (Modes): وضع يسمح للـ CPU بالتحكم في الذاكرة، ووضع يسمح للمستخدم الخارجي بإدخال البيانات مباشرة.

وحدة الذاكرة (RAM & Memory Unit):

تصميم ذاكرة وصول عشوائي (RAM) بسعة تخزينية 4096 كلمة (Word) بعرض 16-بت.

مقسم التردد (Clock Divider):

وحدة لتقليل تردد الساعة (Clock) لضبط تزامن العمليات داخل المعالج.

سيناريو المحاكاة (Simulation Case Study):

لإثبات كفاءة النظام، قمت بتنفيذ Testbench كامل باستخدام برنامج ModelSim يحاكي برنامجاً فعلياً يقوم بالآتي:

تحميل قيمة للمسجل (AC) من الذاكرة.

التحقق مما إذا كانت القيمة موجبة (Skip if Positive).

إذا كانت موجبة، يتم جمعها مع رقم آخر مخزن في الذاكرة، وإذا كانت سالبة يتم تصفير المسجل.

أظهرت نتائج المحاكاة (Waveforms) نجاح المعالج في تنفيذ التعليمات وتحديث قيم المسجلات والذاكرة بدقة.

المهارات والأدوات المستخدمة:

اللغة: VHDL (Behavioral & Structural Modeling).

الأدوات: ModelSim للمحاكاة والتحقق (Verification).

المفاهيم: Computer Organization, Digital Logic Design, FSM (Finite State Machines).