تصميم معالج MIPS Processor (معالج ميبس)

في هذا المشروع، قمت بتصميم وتنفيذ معالج MIPS (Microprocessor without Interlocked Pipeline Stages) باستخدام لغة توصيف العتاد VHDL. يهدف المشروع إلى محاكاة بنية معالج فعّال يدعم تنفيذ مجموعة من التعليمات الأساسية للمعالجة الرقمية.

مميزات المشروع:

تصميم وحدة التحكم: تطوير وحدة تحكم (Control Unit) لتنفيذ التعليمات بشكل متزامن ودقيق.

تنفيذ التعليمات الأساسية: دعم تعليمات مثل العمليات الحسابية (Arithmetic), المنطقية (Logical), والفرعية (Branch).

تصميم وحدات منفصلة: تقسيم المعالج إلى وحدات منفصلة تشمل وحدة الحساب والمنطق (ALU)، وحدة الذاكرة (Memory Unit)، ومسجلات (Registers).

محاكاة الأداء: اختبار المعالج باستخدام مجموعات بيانات متنوعة لتأكيد صحة التنفيذ.

النتائج المحققة:

تنفيذ التعليمات بدقة باستخدام نموذج دورة الساعة الواحدة (Single-Cycle).

تحقيق تصميم مرن يسمح بالتوسعة لدعم ميزات متقدمة مثل التوصيل (Pipelining) أو زيادة أنواع التعليمات.

تحسين أداء المعالج وتقليل التأخير الزمني من خلال تحسين إشارات التحكم ومسارات البيانات.